プログラマブルアレイロジック

プログラマブルアレイロジック （ PAL ）は、1978年3月にMonolithic Memories、Inc.（MMI）によって導入されたデジタル回路にロジック機能を実装するために使用されるプログラマブルロジックデバイス半導体のファミリです。MMIは、「プログラマブル半導体ロジック回路」。この商標は現在、ラティスセミコンダクターが保有しています。

PALデバイスは、小さなPROM（プログラム可能な読み取り専用メモリ）コアと、特定の目的のロジック機能を少ないコンポーネントで実装するために使用される追加の出力ロジックで構成されていました。

PALデバイスは、専用のマシンを使用して「フィールドプログラマブル」でした。 PALにはいくつかのバリエーションがあります。

「ワンタイムプログラマブル」（OTP）デバイスは、初期プログラミング後に更新および再利用できませんでした（MMIは、HALまたは「ハードアレイロジック」と呼ばれる同様のファミリを提供しました。工場。）。
UV消去可能バージョン（例：PALCxxxxx例：PALC22V10）は、チップダイ上にクォーツウィンドウがあり、EPROMのような紫外線光源で再利用するために消去できます。
それ以降のバージョン（PALCExxx例：PALCE22V10）は、フラッシュ消去可能なデバイスでした。

ほとんどのアプリケーションでは、電気的に消去可能なGALは、ワンタイムプログラマブルPALのピン互換の直接代替品として現在では展開されています。

歴史

PALが導入される前は、デジタルロジック回路の設計者は、7400シリーズTTL（トランジスタ-トランジスタロジック）ファミリのコンポーネントなどの小規模統合（SSI）コンポーネントを使用していました。 7400ファミリには、ゲート（NOT、NAND、NOR、AND、OR）、マルチプレクサ（MUX）およびデマルチプレクサ（DEMUX）、フリップフロップ（Dタイプ、JKなど）などのさまざまなロジックビルディングブロックが含まれていました。。通常、1つのPALデバイスでこのような「個別の」ロジックパッケージが多数置き換えられるため、SALビジネスはPALビジネスが離陸するにつれて衰退しました。 PALは、Tracy Kidderのベストセラー書籍The Soul of a New Machineに記載されているように、ミニコンピューターなどの多くの製品で有利に使用されました 。

PALは最初の商用プログラマブルロジックデバイスではありませんでした。 Signeticsは、1975年からフィールドプログラマブルロジックアレイ（FPLA）を販売してきました。これらのデバイスは、ほとんどの回路設計者にはまったく馴染みがなく、使いにくいと感じられていました。 FPLAの最大動作速度は比較的遅く（プログラマブルANDアレイとプログラマブルORアレイの両方が使用されているため）、高価であり、テスト容易性の評価が低かった。 FPLAの受け入れを制限するもう1つの要因は、600ミル（0.6インチ、15.24 mm）幅の28ピンデュアルインラインパッケージ（DIP）の大きなパッケージでした。

PALデバイスを作成するプロジェクトはJohn Birknerによって管理され、実際のPAL回路はHT Chuaによって設計されました。以前の仕事（ミニコンピューターメーカーのコンピューターオートメーション）で、Birknerは80の標準ロジックデバイスを使用した16ビットプロセッサーを開発していました。彼の標準ロジックの経験から、デバイスが標準ロジックを置き換えるように設計されている場合、ユーザープログラマブルデバイスはユーザーにとってより魅力的であると信じるようになりました。つまり、パッケージサイズは既存のデバイスよりも典型的である必要があり、速度を改善する必要がありました。 MMIは、PALを比較的低コスト（3ドル未満）の部品にすることを意図していました。しかし、同社は当初、製造歩留まりの問題が深刻で、デバイスを50ドル以上で販売しなければなりませんでした。これにより、PALの商用製品としての実行可能性が脅かされ、MMIは製品ラインのナショナルセミコンダクターへのライセンス供与を余儀なくされました。 PALは、後にTexas InstrumentsとAdvanced Micro Devicesによって「2番目に調達」されました。

プロセス技術

初期のPALは、ワンタイムプログラマブル（OTP）チタンタングステンプログラミングヒューズを備えたバイポーラトランジスタ技術を使用してシリコンで製造された20ピンDIPコンポーネントでした。その後のデバイスは、CMOSテクノロジーを使用してサイプレス、ラティスセミコンダクター、アドバンストマイクロデバイスによって製造されました。

元の20ピンおよび24ピンPALは、MMIによって中規模統合（MSI）デバイスとして示されました。

PALアーキテクチャ

PALアーキテクチャは、ロジックプレーンと出力ロジックマクロセルの2つの主要コンポーネントで構成されています。

プログラマブルロジックプレーン

プログラマブルロジックプレーンは、プログラマブルリードオンリーメモリ（PROM）アレイで、デバイスピンに存在する信号、またはそれらの信号の論理的な補数を出力ロジックマクロセルにルーティングできます。

PALデバイスには、入力と、からの同期または非同期フィードバックに関する各出力の「積和」バイナリ論理式を実装するために使用される「固定OR、プログラマブルAND」プレーンに配置されたトランジスタセルのアレイがあります。出力。

出力ロジック

初期の20ピンPALには10個の入力と8個の出力がありました。出力はアクティブLowであり、登録または組み合わせが可能です。 PALファミリーのメンバーは、「出力ロジックマクロセル」またはOLMCと呼ばれるさまざまな出力構造で利用できました。「V」（「可変」用）シリーズの導入前は、各PALで使用可能なOLMCのタイプは製造時に固定されていました。（PAL16L8には8個の組み合わせ出力があり、PAL16R8には8個の登録出力がありました。PAL16R6には6個の登録出力と2個の組み合わせがあり、PAL16R4にはそれぞれ4個ありました。）各出力には最大8つの積項（実質的にANDゲート）がありますが、組み合わせ出力は、いずれかの用語を使用して双方向出力バッファを制御しました。出力が少なく、出力あたりの積項が多く、アクティブな高出力で使用可能な他の組み合わせがありました。 16X8ファミリまたは登録済みデバイスには、登録前にXORゲートがありました。これらのPALの同様の24ピンバージョンもありました。

この固定出力構造は、多くの場合、さまざまなタイプの出力構造がアプリケーションで必要とされるため、PALデバイスのユーティリティを最適化しようとする設計者をイライラさせます。（たとえば、3つのアクティブな高出力の組み合わせで5つの登録出力を取得できませんでした。）したがって、1983年6月、AMDは10出力ロジックマクロセルを備えた24ピンデバイス22V10を発表しました。各マクロセルは、組み合わせまたは登録済み、アクティブハイまたはアクティブローになるようにユーザーが構成できます。出力に割り当てられる積項の数は8〜16でした。この1つのデバイスは、24ピンの固定機能PALデバイスすべてを置き換えることができます。 PAL "V"（ "変数"）シリーズのメンバーには、PAL16V8、PAL20V8、およびPAL22V10が含まれていました。

PAL 16R4ブロック図
AMD 22V10ブロック図
AMD 22V10出力マクロセル

PALのプログラミング

PALは、バイナリパターン（JEDEC ASCII / 16進ファイルとして）と、製造元またはDATA / IOなどのサードパーティから入手可能な特別な電子プログラミングシステムを使用して、電気的にプログラムされました。単一ユニットのデバイスプログラマに加えて、デバイスフィーダとギャングプログラマは、数個以上のPALをプログラムする必要がある場合によく使用されました。（大量の場合、製造時に顧客のパターンをプログラムするために使用されるカスタムメタルマスクを製造者に製造させることにより、電気プログラミングコストを削減できます。MMIは、プログラムされたデバイスを指す「ハードアレイロジック」（HAL）この方法では。）

プログラミング言語（時系列順）

一部のエンジニアは、バイナリヒューズパターンデータを含むファイルを手動で編集してPALデバイスをプログラムしましたが、ほとんどの場合、データI / OのABEL、Logical DevicesのCUPL、MMIのPALASMなどのハードウェア記述言語（HDL）を使用してロジックを設計しました。これらは、設計者の論理式を各デバイスのプログラミング（およびテスト）に使用されるバイナリヒューズマップファイルに変換（または「コンパイル」）するコンピューター支援設計（CAD）（現在は「電子設計自動化」と呼ばれます）プログラムです。

PALASM

PALASM（ "PALアセンブラー"から）言語は1980年代初期にJohn Birknerによって開発され、PALASMコンパイラーはIBM 370/168上のFORTRAN IVでMMIによって書かれました。 MMIは、ソースコードをユーザーが無料で利用できるようにしました。 1983年までに、MMIの顧客はDEC PDP-11、Data General NOVA、Hewlett-Packard HP 2100、MDS800などでバージョンを実行しました。

テキストファイルで出力ピンのブール方程式を表現するために使用され、ベンダー提供のプログラムを使用してプログラミングシステム用の「ヒューズマップ」ファイルに変換されました。その後、回路図からの翻訳オプションが一般的になり、後になって、「ヒューズマップ」をVerilogなどのHDL（ハードウェア記述言語）から「合成」できるようになりました。

CUPL

支援技術は、9月1983年CUPL（C ompiler用U niversal P rogrammable Lの ogic）ソフトウェアは常にCUPL、決して拡大頭字語と呼ばれたリリース。複数のPLDファミリをサポートした最初の商用設計ツールでした。最初のリリースはIBM PCおよびMS-DOS用でしたが、Cプログラミング言語で作成されているため、追加のプラットフォームに移植できます。支援技術は、1985年7月にPersonal CAD Systems（P-CAD）に買収されました。1986年には、PCADの回路図キャプチャパッケージをCUPLのフロントエンドとして使用できました。 CUPLは後にLogical Devicesに買収され、現在はオーストラリアのAltium Limitedが所有しています。 CUPLは現在、Microsoft Windows用の統合開発パッケージとして利用可能です。

Atmelは無料のWinCUPL（すべてのAtmel SPLDおよびCPLD用の独自の設計ソフトウェア）をリリースします。

アベル

Data I / O Corporationは1984年4月にABELをリリースしました。開発チームは、マイケルホリー、マイクムラーズ、ゲリットバレ、ウォルターブライト、ビョルンフリーマンベンソン、キューリー、デビッドペレリン、メアリーベイリー、ダニエルブリエ、チャールズオリビエです。

データI / OはABEL製品ラインから、Synario Design Systemsと呼ばれるEDA会社に分割され、1997年にSynarioをMINC Incに売却しました。MINCはFPGA開発ツールの開発に注力しました。 1998年に会社は閉鎖され、ザイリンクスはABEL言語やツールセットを含むMINCの資産の一部を買収しました。その後、ABELはザイリンクスWebpackツールスイートの一部になりました。現在、ザイリンクスはABELを所有しています。

デバイスプログラマー

人気のあるデバイスプログラマには、Data I / O CorporationのModel 60A Logic ProgrammerとModel 2900が含まれていました。

最初のPALプログラマーの1人は、構造化設計「SD-20」でした。 PALASMソフトウェアが組み込まれており、方程式を入力してヒューズプロットを表示するためにCRT端末のみが必要でした。融合後、テストファイルがソースファイルに入力されている場合、PALの出力を検証できます。

後継者

1978年頃に導入された20ピンPALパーツでMMIが成功した後、AMDは追加機能を備えた24ピン22V10 PALを導入しました。 MMIを買収した後（1987年頃）、AMDはVantisとして統合事業を分離し、1999年にラティスセミコンダクターに買収されました。

アルテラは1983年にEP300（最初のCMOS PAL）を導入し、後にFPGAビジネスに移行しました。

ラティスセミコンダクターは1985年に、EEPROM（電気的に消去可能なプログラマブル読み取り専用メモリ）技術に基づいた再プログラム可能なロジックプレーンを使用した「V」シリーズPALと機能的に同等のGALファミリを発表しました。ナショナルセミコンダクターは、GAL部品の「第二のソース」でした。

AMDは、PALCEと呼ばれる同様のファミリーを導入しました。一般に、1つのGALパーツは、同様のファミリーPALデバイスのいずれかとして機能できます。たとえば、16V8 GALは、16L8、16H8、16H6、16H4、16H2、および16R8 PAL（および他の多くのPAL）を置き換えることができます。

ICT（International CMOS Technology）は、1986年にPEEL 18CV8を発表しました。20ピンCMOS EEPROMパーツは、登録出力バイポーラPALの代わりに使用でき、消費電力ははるかに少なくて済みます。

大規模なプログラマブルロジックデバイスは、Atmel、Lattice Semiconductorなどによって導入されました。これらのデバイスは、複数のロジックプレーンを含めるか、ロジックプレーン内にロジックマクロセルを埋め込むことにより、PALアーキテクチャを拡張しました。「複雑なプログラマブルロジックデバイス」（CPLD）という用語は、これらのデバイスをPALおよびGALの前身と区別するために導入されました。

別の大きなプログラマブルロジックデバイスは、「フィールドプログラマブルゲートアレイ」またはFPGAです。これらは現在、Intel（アルテラを買収）およびXilinxおよびその他の半導体メーカーによって製造されたデバイスです。