デュアルインラインパッケージ

電子部品パッケージの種類

マイクロエレクトロニクスでは、 デュアルインラインパッケージ （ DIPまたはDIL ）、またはデュアルインラインピンパッケージ （ DIPP ）は、長方形のハウジングと2列の電気接続ピンを備えた電子部品パッケージです。パッケージは、プリント回路基板（PCB）にスルーホールで取り付けられるか、ソケットに挿入されます。デュアルインライン形式は、1964年にフェアチャイルドR＆Dでドンフォーブス、レックスライス、ブライアントロジャースによって発明されました。このとき、円形トランジスタスタイルパッケージで利用できるリードの数が制限され、集積回路の使用が制限されました。ますます複雑な回路では、より多くの信号と電源のリード線が必要になりました（レントのルールで見られます）。最終的には、マイクロプロセッサおよび同様の複雑なデバイスは、DIPパッケージに入れるよりも多くのリードを必要とし、より高密度のチップキャリアの開発につながりました。さらに、正方形および長方形のパッケージにより、パッケージの下にプリント回路トレースを配線しやすくなりました。

DIPは通常、 DIP nと呼ばれます。nはピンの総数です。たとえば、7本の垂直リード線が2列に並んだ超小型回路パッケージは、DIP14になります。右上の写真は、3つのDIP14 ICを示しています。一般的なパッケージには、3から64のリードがあります。トランジスタ、スイッチ、発光ダイオード、抵抗器のアレイと同様に、多くのアナログおよびデジタル集積回路タイプがDIPパッケージで利用可能です。リボンケーブル用のDIPプラグは、標準のICソケットで使用できます。

DIPパッケージは、通常、デバイスダイをサポートし、接続ピンを提供するスズ、銀、または金メッキのリードフレームの周囲に押し付けられた不透明な成形エポキシプラスチックで作られています。一部のタイプのICは、高温または高信頼性が必要なセラミックDIPパッケージで作られているか、デバイスにパッケージ内部への光学窓があります。ほとんどのDIPパッケージは、ピンをボードの穴に挿入して所定の位置にはんだ付けすることによりPCBに固定されます。テストフィクスチャなどの部品の交換が必要な場合、または変更のためにプログラマブルデバイスを取り外す必要がある場合は、DIPソケットが使用されます。一部のソケットには、ゼロ挿入力メカニズムが含まれています。

DIPパッケージのバリエーションには、2列目のピンの代わりにヒートシンクタブが含まれる可能性のある抵抗アレイなど、1列のピンのみを持つものと、各列に4列のピン、2列の千鳥パッケージの側面。 DIPパッケージは、主に表面実装パッケージタイプに置き換えられています。これにより、PCBに穴を開ける費用がかからず、高密度の相互接続が可能になります。

用途

デバイスの種類

DIPは一般に集積回路（IC）に使用されます。 DIPパッケージの他のデバイスには、抵抗ネットワーク、DIPスイッチ、LEDセグメントおよびバーグラフディスプレイ、電気機械式リレーが含まれます。

リボンケーブル用のDIPコネクタプラグは、コンピューターやその他の電子機器で一般的です。

ダラスセミコンダクタは、ICチップと交換不可能な10年のリチウム電池を含む統合DIPリアルタイムクロック（RTC）モジュールを製造しました。

構成の変更、オプション機能、またはキャリブレーションのために、コンポーネントのグループを簡単に削除する必要がある場合、個別のコンポーネントをはんだ付けできるDIPヘッダーブロックが使用されました。

用途

オリジナルのデュアルインラインパッケージは、フェアチャイルドセミコンダクターで働いていた1964年にブライアント「バック」ロジャースによって発明されました。最初のデバイスには14個のピンがあり、今日と同じように見えました。長方形の形状により、集積回路を以前の丸型パッケージよりも高密度にパッケージ化することができました。このパッケージは、自動化された組み立て装置に最適でした。 PCBに多数のICまたは数百のICを実装し、回路基板上のすべてのコンポーネントをウェーブはんだ付け機で一度にはんだ付けし、自動テスト機に渡すことができます。 DIPパッケージは、その中の集積回路に関してはまだ大きかった。 20世紀の終わりまでに、表面実装パッケージにより、システムのサイズと重量をさらに削減できました。 DIPチップは、ブレッドボードでの回路プロトタイピングにまだよく使用されています。

DIPは、1970年代および1980年代のマイクロエレクトロニクス産業の主流でした。 DIPは広範囲に使用され続けましたが、プラスチックリードチップキャリア（PLCC）や小型アウトライン集積回路（SOIC）などの新しい表面実装技術（SMT）パッケージの出現により、21世紀の最初の10年で使用が減少しました1990年代を通じて、2011年が過ぎても実質的に使用され続けています。一部の最新のチップは表面実装パッケージタイプでのみ利用できるため、多くの企業がさまざまなプロトタイプアダプタを販売しており、これらのSMTデバイスをスルーホールブレッドボードやはんだ付けされたプロトタイプボード（ストリップボードやパフォーマンスボードなど）を備えたDIPデバイスのように使用できるようにしています。（SMTは一般にプロトタイピングにかなりの問題、少なくとも不便をもたらす可能性があります。量産に有利なSMTの特性のほとんどはプロトタイピングの困難です。）

EPROMやGALなどのプログラム可能なデバイスの場合、DIPは外部プログラミング回路での取り扱いが容易なため、長年にわたって人気がありました（つまり、DIPデバイスはプログラミングデバイスのソケットに簡単に接続できます）。 ISP）テクノロジーは現在最先端であるため、DIPのこの利点は急速に重要性を失っています。

1990年代を通じて、新しいフォーマットに加えて20リード未満のデバイスがDIPフォーマットで製造されました。 2000年頃以降、新しいデバイスはDIP形式では利用できないことがよくあります。

取り付け

DIPは、スルーホールはんだ付けまたはソケットに取り付けることができます。ソケットを使用すると、デバイスを簡単に交換でき、はんだ付け中の過熱による損傷のリスクを排除できます。一般に、ソケットは価値の高いICや大きなICに使用され、ソケットよりもはるかに高価です。テスト機器やEPROMプログラマなど、デバイスが頻繁に挿入および削除される場合、ゼロ挿入力ソケットが使用されます。

DIPは、教育、設計開発、またはデバイステストのための一時的な取り付け方法であるブレッドボードでも使用されます。一部の愛好家は、1回限りの構築または恒久的なプロトタイピングのために、DIPとのポイントツーポイント配線を使用し、この方法の一部として物理的に反転したときの外観は、この方法の非公式用語「デッドバグスタイル」を引き起こします。

16、14、および8ピンDIP IC用のデュアルワイプコンタクト付き0.3 "幅DIPソケット
DIP-16 IC用の丸ピン付き0.3 "幅16ピン加工DIPソケット
EPROM ICプログラマで一般的に使用される0.6インチ幅のDIP-28W IC用のゼロ挿入力（ZIF）ソケット
旧式のArduinoボードで一般的に使用される、DIP-28Nとしても知られる、狭いDIP-28 IC用の0.3 "幅DIPソケット
28ピンICソケットにATmega328P 8ビットマイクロコントローラを搭載したArduino UNO R2ボード

建設

ICチップを含むDIPの本体（ハウジング）は、通常、成形プラスチックまたはセラミックでできています。セラミックハウジングの気密性は、非常に信頼性の高いデバイスに適しています。ただし、DIPの大部分は、熱硬化成形プロセスで製造されます。このプロセスでは、エポキシモールドコンパウンドを加熱し、圧力下で移送してデバイスをカプセル化します。樹脂の一般的な硬化サイクルは2分未満であり、1回のサイクルで数百のデバイスが製造される場合があります。

リードは、パッケージの上部と下部の平面に平行に、縫い目に沿ってパッケージの長辺から出て、約90度下方に曲げられます（または、パッケージ本体の中心線からわずかに外側に角度を付けたままにします）。（典型的なDIPに最もよく似たSMTパッケージであるSOICは、サイズスケールにかかわらず、本質的に同じように見えますが、折り曲げられた後、リードが再び同じ角度だけ曲げられてパッケージの底面と平行になります。）セラミック（CERDIP）パッケージでは、エポキシまたはグラウトを使用して2つの半分を密閉し、内部のICダイを保護するための気密性と耐湿性を提供します。プラスチックDIP（PDIP）パッケージは、通常、リードの周囲にプラスチックの半分を溶着または接着することによって密封されますが、プラスチック自体は通常湿気に対してある程度多孔質であり、プロセスはその間の微細な密封を保証できないため、高度な気密性は達成されませんリード線と周囲のすべてのポイントのプラスチック。ただし、通常、汚染物質は十分に排除されているため、デバイスは制御された環境で適切な注意を払って数十年にわたって確実に動作できます。

パッケージの内側の下半分にはリードが埋め込まれており、パッケージの中央には、ICダイが接合される長方形のスペース、チャンバー、またはボイドがあります。パッケージのリード線は、パッケージの内部で、周囲に沿って出現する位置からダイを囲む長方形の周囲に沿ったポイントまで斜めに延び、ダイで微細な接点になるにつれて先細りになります。これらのダイ周辺接点とダイ自体のボンドパッドの間に極細ボンドワイヤ（肉眼でほとんど見えない）を溶接し、各ボンドパッドに1本のリードを接続し、マイクロ回路と外部DIPリードを最終的に接続します。。ボンドワイヤは通常ピンと張られていませんが、材料の熱膨張と収縮のたるみを許容するためにわずかに上方にループします。単一のボンドワイヤが破損または分離すると、IC全体が役に立たなくなる可能性があります。パッケージの上部は、繊細な集合体をすべてボンドワイヤを押しつぶすことなく覆い、異物による汚染から保護します。

通常、会社のロゴ、英数字コード、場合によっては単語がパッケージの上部に印刷され、製造元とタイプ、製造日（通常は年と週の番号）、製造場所、およびその他の専有情報を識別します。（おそらく、リビジョン番号、製造工場コード、またはステップIDコード）。

リードの数が多いDIPパッケージでは、リードの列の間隔を広くする必要がある主な理由は、ダイの周囲からパッケージの周囲の2列まで、すべてのリードを基本的に放射状のパターンで単一平面にレイアウトする必要性です、そして実際のDIPパッケージが持つ可能性のあるリードの数を効果的に制限します。多くのボンドパッドを備えた非常に小さなダイ（たとえば、32個のリード線を必要とする15個のインバーターを備えたチップ）の場合でも、放射リード線を内部に収容するには、より広いDIPが必要です。これは、PGAなどの4面および複数列のパッケージが導入された理由の1つです（1980年代初頭頃）。

大規模なDIPパッケージ（Motorola 68000 CPUに使用されるDIP64など）は、パッケージ内のピンとダイの間のリードが長いため、このようなパッケージは高速デバイスには適していません。

いくつかの他のタイプのDIPデバイスは、非常に異なって構築されています。これらのほとんどは、成形プラスチックハウジングと、パッケージの底面から直接伸びる直線のリードまたはリードを備えています。特に一部のLEDディスプレイでは、ハウジングは通常、底部/背面が開いた中空のプラスチック製の箱であり、リードが出てくる硬質半透明のエポキシ材料で満たされています（含まれる電子部品の周り）。 DIPスイッチなどのその他のものは、一連の接点と小さな機械部品の周りにスナップ、溶接、または接着された2つ（またはそれ以上）のプラスチックハウジング部品で構成され、リード線はプラスチックの成形穴またはノッチから出ています。

バリアント

ICにはいくつかのDIPバリアントが存在し、主にパッケージング材料によって区別されます。

セラミックデュアルインラインパッケージ（CERDIPまたはCDIP）
プラスチックデュアルインラインパッケージ（PDIP）
シュリンクプラスチックデュアルインラインパッケージ（SPDIP） –リードピッチが0.07インチ（1.778 mm）の高密度バージョンのPDIP。
スキニーデュアルインラインパッケージ（SDIPまたはSPDIP） –通常24ピン以上のDIPなど、通常は明確化が必要な場合に、「狭い」0.300 インチ （または300ミル）幅のDIPを指すために使用されることがあります。「ワイド」0.600ワイドDIPパッケージ。「狭い」DIPパッケージの典型的な適切な完全仕様の例は、300ミルのボディ幅、0.1インチ（2.54 mm）のピンピッチです。

EPROMは、チップダイの上に透明な石英の円形窓を備えて製造されたセラミックDIPで販売されており、紫外線によって部品を消去できます。多くの場合、同じチップがワンタイムプログラマブル（OTP）バージョンとして安価なウィンドウレスPDIPまたはCERDIPパッケージで販売されていました。ウィンドウ付きパッケージとウィンドウなしパッケージは、EPROMメモリを含むマイクロコントローラーやその他のデバイスにも使用されていました。初期の多くのIBM PCクローンのBIOS ROMには、ウィンドウ化されたCERDIPパッケージEPROMが使用され、ウィンドウを覆う粘着ラベルが周囲光への露出による不注意による消去を防ぎました。

成形プラスチックDIPは、セラミックパッケージよりもはるかに低コストです。 1979年のある調査では、プラスチックの14ピンDIPは約0.63ドル、セラミックパッケージは0.82ドルでした。

シングルインライン

単一のインライン（ピン）パッケージ （ SIPまたはSIPP ）には、1列の接続ピンがあります。 DIPほど人気はありませんが、RAMチップと複数の抵抗を共通ピンでパッケージングするために使用されています。通常の最大I / Oカウントが64のDIPと比較して、SIPの標準的な最大I / Oカウントは24であり、パッケージコストは低くなります。

シングルインラインパッケージの1つのバリエーションは、ヒートシンクタブにリードフレームの一部を使用します。このマルチリード電源パッケージは、たとえばオーディオパワーアンプなどのアプリケーションに役立ちます。

クアッドインライン

ロックウェルは、1973年に導入されたPPS-4マイクロプロセッサファミリと、1990年代初頭までのリード数の多い他のマイクロプロセッサおよびマイクロコントローラ用に、42本のリード線を千鳥状に並べたクワッドインラインパッケージを使用しました。

QILパッケージと呼ばれることもあるQIPは、DILパッケージと同じ寸法ですが、各側のリードは、はんだパッドの4行（DILの2つではなく）に合うように交互のジグザグ構成に曲げられています。 QIL設計では、次の2つの理由により、パッケージサイズを大きくすることなくはんだパッド間の間隔を広げました。

まず、より信頼性の高いはんだ付けが可能になりました。現在使用されているはんだパッドの間隔がはるかに狭いことを考えると、これは今日奇妙に思えるかもしれませんが、1970年代のQILの全盛期には、DILチップ上の隣接するはんだパッドのブリッジングが問題になることがありました。
QILはまた、2つのはんだパッド間で銅トラックを走らせる可能性を高めました。これは、当時の標準的な片面単層PCBで非常に便利でした。

一部のQILパッケージICには、HA1306などのヒートシンクタブが追加されていました。

インテルと3Mは、マイクロプロセッサの密度と経済性を高めるために、1979年に導入されたセラミックリードレスクアッドインラインパッケージ （ QUIP ）を開発しました。セラミックリードレスQUIPは表面実装用に設計されておらず、ソケットが必要です。 IntelはiAPX 432マイクロプロセッサチップセットに使用し、ZilogはZ8マイクロコントローラの外部ROMプロトタイプバージョンZ8-02に使用しました。

リード数と間隔

JEDEC規格に準拠する一般的なDIPパッケージでは、0.1インチ（2.54 mm）のリード間の間隔（リードピッチ）が使用されます（JEDEC MS-001BA）。行間隔はリード数によって異なりますが、0.3インチ（7.62 mm）（JEDEC MS-001）または0.6インチ（15.24 mm）（JEDEC MS-011）が最も一般的です。あまり一般的ではない標準化された行間隔には、0.4インチ（10.16 mm）（JEDEC MS-010）と0.9インチ（22.86 mm）、および0.37、0.6インチまたは0.75インチの行間隔と0.07インチ（1.778 mm）のリードが含まれます。ピッチ。

旧ソビエト連邦および東部地域の国々は同様のパッケージを使用していましたが、メートル単位のピン間隔は0.1インチ（2.54 mm）ではなく2.5 mmです。

リードの数は常に偶数です。 0.3インチの間隔の場合、一般的なリード数は8、14、16、18、および28です。 4、6、20、および24のリードカウントはあまり一般的ではありません。リードの数を偶数にするために、一部のDIPは未使用の未接続（NC）リードを内部チップに持っているか、2つのグランドピンなどの複製されています。 0.6インチの間隔の場合、一般的なリード数は24、28、32、および40です。 36、48、52、および64のリードカウントはあまり一般的ではありません。 Motorola 68000やZilog Z180などの一部のマイクロプロセッサは、64個ものリードカウントを使用していました。これは通常、DIPパッケージのリードの最大数です。

オリエンテーションとリード番号

図に示すように、リードにはピン1から連続した番号が付けられています。パッケージの識別用ノッチが上部にある場合、ピン1はデバイスの左上隅です。ピン1は、インデントまたはペイントドットマークで識別される場合があります。

たとえば、ノッチが上部にある14リードDIPの場合、左のリードには1から7（上から下）の番号が付けられ、リードの右の列には8から14（下から上）の番号が付けられます。

セグメント化されたLEDディスプレイ、リレー、またはリードをヒートシンクフィンに置き換えるものなど、一部のDIPデバイスは、一部のリードをスキップします。残りのリードには、すべてのポジションにリードがあるかのように番号が付けられます。

パッケージの向きを人間が視覚的に識別することに加えて、ノッチにより、自動化されたチップ挿入機械は、機械的検知によってチップの正しい向きを確認できます。

子孫

SOIC（スモールアウトラインIC）は、特に家電やパーソナルコンピューターで現在非常に人気のある表面実装パッケージであり、基本的に標準IC PDIPの縮小版であり、SMTデバイスを2番目とする根本的な違いです。リードを曲げて、プラスチックハウジングの底面に平行に平らにします。 SOJ（Small Outline J-lead）および名前に「SOP」（「Small Outline Package」）を含むその他のSMTパッケージは、元の祖先であるDIPのさらなる親relativeと見なすことができます。 SOICパッケージはDIPの半分のピッチを持つ傾向があり、SOPはその半分、DIPの4分の1です。（それぞれ0.1 "/2.54 mm、0.05" /1.27 mm、および0.025 "/0.635 mm）

ピングリッドアレイ（PGA）パッケージは、DIPから進化したと見なされる場合があります。ほとんどのDIPと同じ0.1インチ（2.54 mm）ピン中心のPGAは、1980年代初期から1990年代にかけてマイクロプロセッサで一般的でした。 Intel 80286〜P5 Pentiumプロセッサを搭載したパーソナルコンピュータの所有者は、マザーボードのZIFソケットに挿入されることが多いこれらのPGAパッケージに最も精通している可能性があります。 PGAソケットは一部のDIPデバイスと物理的に互換性がある可能性がありますが、その逆はほとんどありません。